CPUコアの構造と役割：フェッチ・デコードユニットとは

CPUコアとは

下図はCPUの核となるダイの画像です。ダイとは「シリコン基板上に形成された半導体チップ(集積回路,IC)」です。

このCPUには4つのコアが存在しています(クアッドコア)。各コアは数億～数十億のトランジスタから構成されています。1つのトランジスタはウイルスよりも小さく、非常に微細な回路が無数に形成されています。同じコアサイズであれば、回路が微細なほど多くのトランジスタを形成することができるため、CPUの性能が向上します。

CPUの構造：コア・ダイ・パッケージとは

CPUコアの構造

下図はコアを詳細に見た模式図です。

コア内部のトランジスタ群にはそれぞれ役割があり、ユニットと呼ばれます。コア内には以下のような様々なユニットがあります。

• 命令フェッチユニット (Instruction Fetch Unit)
• 命令デコードユニット (Instruction Decode Unit)
• 実行ユニット (Execution Units)
• キャッシュメモリ (Cache Memory)
• コントロールユニット (Control Unit)
• バスインターフェース (Bus Interface Unit, BIU)
• PLL (Phase-Locked Loop)

各ユニットの役割を解説します。

コアユニットの役割

命令フェッチユニット (Instruction Fetch Unit)

• 役割

プログラムの命令をメモリ(キャッシュやRAM)から読み取る

• 詳細

実行すべき命令のアドレスを保持し、次の命令を素早く取得してCPU内に供給します。命令キャッシュ(L1 Instruction Cache)を利用して高速化を図ります。

命令デコードユニット (Instruction Decode Unit)

• 役割

フェッチされた命令を解釈し、実行可能な形式（マイクロオペレーション）に変換する

• 詳細

複雑な命令を小さな単位に分解し、実行ユニットが理解できる形にします。これにより、CPUの効率的な処理が可能になります。

実行ユニット (Execution Units)

• 役割

デコードされた命令を基に、実際の計算や操作を実行するユニット

• 種類と詳細
• ALU(算術論理演算装置)：数値計算や論理演算を行います
• FPU(浮動小数点演算装置)：高精度な浮動小数点演算を処理します
• その他：特化したユニット(暗号処理やAI用ユニットなど)が含まれる場合もあります

キャッシュメモリ (Cache Memory)

• 役割

よく使用されるデータや命令を一時的に保存し、高速なデータアクセスを可能にするメモリ

• 詳細

キャッシュには階層構造(L1, L2, L3)があり、L1は最も高速でコア専用、L3は複数のコアで共有される場合が多いです。メモリから直接データを取るよりも高速な処理を実現します。

コントロールユニット (Control Unit)

• 役割

CPU内のすべてのユニットを制御し、指揮を取る

• 詳細

デコードされた命令に基づいて、どのユニットが動作するかを指示します。また、各ユニット間のタイミングを調整して、効率的な処理を可能にします。

バスインターフェース (Bus Interface Unit, BIU)

• 役割

CPUと外部メモリ（RAM）や周辺機器を接続し、データの送受信を行う窓口

• 詳細
• メインメモリからデータを取得する。
• 処理結果を外部メモリやI/Oデバイスに送る。
• 他のコアやチップとの通信も担当します。

PLL (Phase-Locked Loop)

• 役割

CPUの動作クロックを安定して供給する

• 詳細

外部クロック信号を基に、内部クロックを生成・調整します。これにより、CPUが正確なタイミングで動作することを保証します。オーバークロックや省電力モード時の動作周波数の調整にも関与します。

CPUのクロック周波数(動作周波数)とは